


1. 寄存器：n 个 D 触发器共用一个时钟（这里 4 位）

寄存器 = 一排 D 触发器，一个触发器存 1 位，Clk 接在一起。下面是最基本的并行装入形式（课件 load register 的第一张图，无使能）。图中从左到右是第 0、1、2、3 位。


1. 上电：Q 未知，D=1011 等在门口

4 个 D 触发器共用一根 Clk。还没来过上升沿 → 每一位都未知。输入 $D_0D_1D_2D_3=1011$ 只是停在 D 端。




2. 上升沿：4 位同时装入

同一个上升沿，每个触发器各自采样自己的 D → Q=1011。所有位在同一时刻一起变。




3. Clk=1 期间 D 变成 0110

触发器只在边沿采样 → Q 仍是 1011。寄存器“记住”了上一个边沿时的输入。




4. 下降沿：什么都不发生

正边沿触发 → 下降沿无效，Q 仍是 1011。




5. 上升沿：装入 0110

采到边沿前的 D=0110 → Q=0110。旧值被整个覆盖。




6. D 又变成 1111 (Clk=0)

Q 不变，要等下一个上升沿。注意：没有使能端的寄存器“每个上升沿都会装入”，想保持就得让 D 不变——这就是 load register 要加 EN 的原因。




1. 寄存器时序图 + 同步 / 异步复位

浅橙 = Clk=1; 黄色虚线 = 上升沿。总线写法：一格里的 4 个数字依次是第 0、1、2、3 位（和上一页图的左右顺序一致）。



Q 总是比 D “晚到下一个上升沿”：D 在两个边沿之间变化，Q 在紧接着的那个上升沿才变成它。第一个上升沿之前 Q 未知。


复位（课件 Resetting inputs）：同一组波形，两种复位方式



同步复位：Reset 变 1 之后要等到下一个上升沿 Q 才清 0。异步复位：Reset 一变 1，Q 立刻清 0，不看时钟；Reset 放开后要等下一个上升沿才重新装入 D。

2. 解析 Truth table：寄存器什么时候变、变成什么

对每一位都成立（ $i = 0 \dots n-1$ ）。再加三种寄存器的对比和最高时钟频率。



每一位： $Q_{i,T+1} = D_i$ （在上升沿）

整体： $Q \leftarrow D$ ， n 位同时。

n 位寄存器需要 n 个触发器，能存 2^n 种不同的值。

读：直接看 Q 线，随时可读。

写：把值放到 D 上，等一个上升沿。

Reset	Clk	Q_{T+1}	为什么
0	$\uparrow$	D	每个触发器在上升沿采样自己的 $D \rightarrow$ 整个寄存器装入 D （边沿前的值）。
0	不是 $\uparrow$	Q_T	触发器只在有效边沿更新 $\rightarrow$ 其余时间保持。 D 怎么变都不影响 Q 。
1（同步）	$\uparrow$	$0 \dots 0$	同步复位：在上升沿把所有位清 0，此时 D 被忽略。
1（同步）	不是 $\uparrow$	Q_T	同步复位也要等边沿，没有边沿就不清。
1（异步）	X	$0 \dots 0$	异步复位：立刻清 0，与时钟无关。

三种寄存器对比（课件 Example #1: Registers）

	基本寄存器	移位寄存器 shift	加载寄存器 load
每一位的 D 接什么	外部的 D_i	前一位的 Q （第 0 位接 SI ）	外部的 D_i ，但经过 EN 选择
每个上升沿	装入全部 n 位	整体移动一位， SI 进来一位	$Write=1$ 才装入，否则保持
装满 n 位要多久	1 个时钟	n 个时钟（串行）	1 个时钟（并行）
怎样保持旧值	只能让 D 不变	停时钟（课件未提供保持）	$Write=0$

最高时钟频率（课件 Maximum clock frequency）

时钟周期 $\geq$ 任意两个触发器之间最长的传播延迟 + 触发器的 setup time。

原因：上升沿后，前一级的新 Q 要穿过中间的组合逻辑，并且在下一个上升沿之前 setup 这么久就到达后一级的 D 。

例：触发器输出延迟 2 ns + 组合逻辑 6 ns + setup 2 ns = 10 ns $\rightarrow$ 最高频率 = $1 / 10 \text{ ns} = 100 \text{ MHz}$ 。

3. 满分注意事项：寄存器

下面每一条都是会被扣分的点。

- 1. 寄存器 = 多个 D 触发器共用同一个时钟，一个触发器存 1 位。16 位整数就要 16 个触发器。
- 2. 所有位在同一个有效边沿同时更新。画波形时各位的跳变要对齐在同一条虚线上。
- 3. 寄存器里用的是触发器，不是锁存器。用锁存器的话 Clk=1 期间输入会一直“漏”进去（透明）。
- 4. Q 的值 = 最近一个上升沿之前一瞬间的 D。两个边沿之间 D 的变化全部忽略。
- 5. 第一个上升沿（或复位）之前，寄存器内容未知。课件：触发器上电状态未知，所以需要 reset。
- 6. 同步复位：只在有效边沿清 0。异步复位：立刻清 0，不管时钟。题目没说就问清/写明假设；这个 Reset 和 SR 锁存器的 R 无关。
- 7. 基本寄存器没有“保持”功能：每个上升沿都会重新装入当时的 D。要“想写才写”→ 用带使能端的 D 触发器（load register）。
- 8. Setup / hold：D 不能在有效边沿附近变化；边沿前要稳定 setup time，边沿后要稳定 hold time。
- 9. 最高时钟频率由“最长传播延迟 + setup time”决定，周期不能比它短。找最长的那条路径（关键路径）。
- 10. 位序：图里从左到右是 $D_0...D_3$ 。把它读成一个二进制数时，先确认题目规定哪一位是最高位。
- 11. 移位寄存器和加载寄存器是寄存器的两种接法：前者串行进（一次一位），后者并行进（一次全部）。

做题步骤（给 Clk、D 画寄存器内容）

- 1. 画出所有上升沿的竖虚线。
- 2. 有 Reset 先看 Reset：异步 → Reset=1 的整段 Q=0；同步 → 只在虚线处判断。
- 3. 每条虚线上读边沿前的 D（每一位），写到 Q。
- 4. 虚线之间 Q 不变。第一条虚线之前写？。
- 5. 多位时用总线画法：一个六边形格子里写当前的值。

同步 vs 异步复位

	同步复位	异步复位
什么时候清 0	下一个有效边沿	Reset 一有效就清
需要时钟吗	需要	不需要
Reset 很短（没碰到边沿）	没效果	照样清 0